日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

A) Color 101 53101

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 8月 9日

出 願 番 号 Application Number:

特願2000-241292

出 願 人 Applicant (s):

富士通株式会社 富士通ヴィエルエスアイ株式会社




CERTIFIED COPY OF PRIORITY DOCUMENT

2000年 9月22日

特許庁長官 Commissioner, Patent Office





特2000-241292

【書類名】 特許願

【整理番号】 0040251

【提出日】 平成12年 8月 9日

【あて先】 特許庁長官殿

【国際特許分類】 H04L 12/28

H04L 29/08

【発明の名称】 データ転送速度の判定方法、データ転送方法及びデータ

転送装置

【請求項の数】 7

【発明者】

【住所又は居所】 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴ

ィエルエスアイ株式会社内

【氏名】 上野 弘貴

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【特許出願人】

【識別番号】 000237617

【氏名又は名称】 富士通ヴィエルエスアイ株式会社

【代理人】

【識別番号】 100068755

【住所又は居所】 岐阜市大宮町2丁目12番地の1

【弁理士】

【氏名又は名称】 恩田 博宜

【電話番号】 058-265-1810

【選任した代理人】

【識別番号】 100105957

【住所又は居所】 東京都渋谷区代々木二丁目10番4号 新宿辻ビル8

階

【弁理士】

【氏名又は名称】 恩田 誠

【電話番号】 03-5365-3057

【手数料の表示】

【予納台帳番号】 002956

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9909792

【包括委任状番号】 9909791

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 データ転送速度の判定方法、データ転送方法及びデータ転送装置

【特許請求の範囲】

【請求項1】 クロック信号とデータ信号とが符号化されたデータについてのデータ転送速度の判定方法であって、

少なくとも前記データを複合化して得られるクロック信号に基づいて前記データの転送速度を判定するようにしたことを特徴とするデータ転送速度の判定方法

【請求項2】 請求項1に記載のデータ転送速度の判定方法において、

前記転送速度の判定は、前記クロック信号に応答して記憶手段に書き込まれる データ信号が予め定めたビット数書き込まれるのに要する時間を求め、その要す る時間に基づいて転送速度を判定するようにしたことを特徴とするデータ転送速 度の判定方法。

【請求項3】 クロック信号とデータ信号とが符号化されたデータを複合化して得られるライトクロック信号に基づいて前記データ信号を記憶手段に書き込むとともに、前記ライトクロック信号に基づいて前記データの転送速度を判定し、その判定した転送速度に対応した周波数のリードクロック信号を生成し、前記記憶手段に書き込まれたデータ信号を前記リードクロック信号に応答して読み出し、その読み出されたデータ信号とリードクロック信号を符号化して出力するデータ転送方法。

【請求項4】 請求項3に記載のデータ転送方法において、

前記転送速度の判定は、前記クロック信号に応答して記憶手段に書き込まれる データ信号が予め定めたビット数書き込まれるのに要する時間を求め、その要す る時間に基づいて転送速度を判定するようにしたことを特徴とするデータ転送方 法。

【請求項5】 請求項3又は4に記載のデータ転送方法において、

前記データはDS-LINK符号化方式にて符号化されたストローブ信号とデータ信号とに符号化されたデータであるデータ転送方法。

【請求項6】 クロック信号とデータ信号とが符号化されたデータを入力し、データ信号とライトクロック信号を複合化する複合化回路部と、

前記複合化回路が複合化したライトクロック信号に基づいて前記データの転送速度を判定してその判定した転送速度に対応した周波数のリードクロック信号を 生成する転送速度判定回路部と、

前記ライトクロック信号に応答して前記データ信号が順次書き込まれるととも に、前記リードクロック信号に応答して前記書き込まれたデータ信号がその書き 込まれた順に読み出される記憶部と、

前記記憶部から順次読み出されたデータ信号と前記リードクロック信号とを符 号化し、その符号化したデータを出力する符号化回路部と

を備えたことを特徴とするデータ転送装置。

【請求項7】 請求項6に記載のデータ転送装置において、

前記転送速度判定回路部は、

前記記憶部に設けられたライトポインタ及びリードポインタのアドレスを入力 し書き込みアドレス及び読み出しアドレスを示すポインタ比較器からの比較結果 に基づいて前記ライトクロック信号に応答してデータ信号が予め定めたビット数 書き込まれるのに要する時間を計時するタイマ回路部と、

前記タイマ回路部の計時結果に基づいて転送速度を判定する判定回路部と、

前記判定回路部の判定結果に基づいて前記転送速度に対応した周波数のリード クロック信号を生成するクロック信号生成回路部と

を備えたことを特徴とするデータ転送装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、データ転送速度の判定方法、データ転送方法及びデータ転送装置に 係り、詳しくはIEEE1394に準拠したインタフェース装置に好適なデータ 転送速度の判定方法、データ転送方法及びデータ転送装置に関するものである。

[0002]

【従来の技術】

マルチメディア化に伴って、パーソナルコンピュータと周辺機器との間でのデータ転送量の増大化及び転送速度の高速化が求められている。特に、大量の音声データや、画像データを扱うデジタルカメラ、デジタルVTR、カラーページプリンタ等の周辺機器とパーソナルコンピュータ間のインタフェースについては、さらなる転送速度の高速化が求められている。この高速データ転送のインタフェースの規格としてIEEE1394プロトコルが知られている。このIEEE1394プロトコルは、ディジチェーン型やスター型といったように自由度の高いバストポロジが構築できる点でも優れている。

[0003]

ところで、IEEE1394プロトコルの転送フォーマットは、DS-LIN K (Data-Strobe Link) 符号化方式が採用されている。DS-LIN K 符号化方式は、クロック信号とデータ信号をデーターストローブ信号に符号化するものであって、データが連続して同じ値を出力する場合にストローブ信号の値を変化させるようにしてデータが連続していることを示すようにしている。そして、この符号化されたデータとストローブ信号を排他的論理和をとることによりクロック信号を得ることができる。

[0004]

又、IEEE1394プロトコルのデータ転送速度は、100Mbps、20 0Mbps、400Mbpsの3つの転送速度が規格されている。

従って、3つの転送速度が規格されているため、装置間でデータ転送を行う際、データ(パケット)を送信する度に、相手の装置に対してスピードシグナリングといって自身の転送速度を通知する。転送速度の通知を受けた装置は、受信したデータ(パケット)をその通知を受けた転送速度で次の装置にリピート転送する。

[0005]

詳述すると、スピードシグナリングは、1394ケーブル中のストローブ信号を流す信号線にバイアス信号を出力するものである。このバイアス信号は、データ(パケット)を送信する前の一定期間(データプリフィックス (data prefix)期間)に出力され、そのレベル値(アナログ値)によって100Mbps、2

00Mbps、400Mbpsの3つの転送速度のうちの1つが指定される。そして、受信側のノードは、このバイアス信号のレベル値(アナログ値)を検出することによって転送速度を認識する。

[0006]

【発明が解決しようとする課題】

ところで、転送速度の情報はアナログレベルのシビアな判定が必要となるため、電源が安定していない等、使用環境が良好でない場合には誤判定するおそれがある。誤判定した場合、データの受信を正常に行うことができずデータの欠損につながる。

[0007]

又、バイアス信号のアナログレベルを検出するために、回路規模の大きいアナログ・デジタル変換回路等の回路を必要とするため、各装置のインタフェース制御装置に実装される半導体集積回路装置の大型化につながっていた。

[0008]

さらに、IEEE1394では、前記したように転送速度の異なる全てのデータを受信することができるための転送速度のネゴシエーションを行うため、転送効率をあげる上で妨げとなる。

[0009]

本発明の目的は、小さな回路規模で、しかも、使用環境に左右されることなく 転送速度の情報を確実に判定することができるデータ転送速度の判定方法、デー タ転送方法及びデータ転送装置を提供することにある。

-[0.010]

さらに、第2の目的は、IEEE1394のプロトコルを乱すことなく、転送 効率をあげることのできるデータ転送速度の判定方法、データ転送方法及びデー タ転送装置を提供することにある。

[0011]

【課題を解決するための手段】

請求項1に記載の発明は、クロック信号とデータ信号とが符号化されたデータ についてのデータ転送速度の判定方法であって、少なくとも前記データを複合化 して得られるクロック信号に基づいて前記データの転送速度を判定するようにした。

[0012]

請求項2に記載の発明は、請求項1に記載のデータ転送速度の判定方法において、前記転送速度の判定は、前記クロック信号に応答して記憶手段に書き込まれるデータ信号が予め定めたビット数書き込まれるのに要する時間を求め、その要する時間に基づいて転送速度を判定するようにした。

[0013]

請求項3に記載の発明は、クロック信号とデータ信号とが符号化されたデータを複合化して得られるライトクロック信号に基づいて前記データ信号を記憶手段に書き込むとともに、前記ライトクロック信号に基づいて前記データの転送速度を判定し、その判定した転送速度に対応した周波数のリードクロック信号を生成し、前記記憶手段に書き込まれたデータ信号を前記リードクロック信号に応答して読み出し、その読み出されたデータ信号とリードクロック信号を符号化して出力するデータ転送方法をその要旨とする。

[0014]

請求項4に記載の発明は、請求項3に記載のデータ転送方法において、前記転送速度の判定は、前記クロック信号に応答して記憶手段に書き込まれるデータ信号が予め定めたビット数書き込まれるのに要する時間を求め、その要する時間に基づいて転送速度を判定するようにした。

[0015]

請求項5に記載の発明は、請求項3又は4に記載のデータ転送方法において、 前記データがDS-LINK符号化方式にてストローブ信号とデータ信号とに符 号化されたデータである。

[0016]

請求項6に記載の発明は、クロック信号とデータ信号とが符号化されたデータを入力し、データ信号とライトクロック信号を複合化する複合化回路部と、前記複合化回路が複合化したライトクロック信号に基づいて前記データの転送速度を判定してその判定した転送速度に対応した周波数のリードクロック信号を生成す

特2000-241292

る転送速度判定回路部と、前記ライトクロック信号に応答して前記データ信号が 順次書き込まれるとともに、前記リードクロック信号に応答して前記書き込まれ たデータ信号がその書き込まれた順に読み出される記憶部と、前記記憶部から順 次読み出されたデータ信号と前記リードクロック信号とを符号化し、その符号化 したデータを出力する符号化回路部とを備えたデータ転送装置をその要旨とする

[0017]

請求項7に記載の発明は、請求項6に記載のデータ転送装置において、前記転送速度判定回路部は、前記記憶部に設けられたライトポインタ及びリードポインタのアドレスを入力し書き込みアドレス及び読み出しアドレスを示すポインタ比較器からの比較結果に基づいて前記ライトクロック信号に応答してデータ信号が予め定めたビット数書き込まれるのに要する時間を計時するタイマ回路部と、前記タイマ回路部の計時結果に基づいて転送速度を判定する判定回路部と、前記判定回路部の判定結果に基づいて前記転送速度に対応した周波数のリードクロック信号を生成するクロック信号生成回路部とを備えた。

[0018]

(作用)

請求項1の記載の発明によれば、データを複合化して得られるクロック信号を 計時すれば符号化されたデータの転送速度を判定することができることから、ア ナログ値によって転送速度を判定するのにくらべて、使用環境に左右されること なく転送速度の情報を確実に判定することができる。

[0.019]

請求項2に記載の発明によれば、前記クロック信号に応答して記憶手段に書き込まれるデータ信号が予め定めたビット数書き込まれるのに要する時間を求め、その要する時間に基づいて転送速度を判定することができることから、アナログ値によって転送速度を判定するより、使用環境に左右されることなく転送速度の情報を確実に判定することができる。

[0020]

請求項3~5の記載の発明によれば、ライトクロック信号に基づいて前記符号

化されたデータの転送速度を判定し、その判定した転送速度に対応した周波数のリードクロック信号を生成し、前記記憶手段に書き込まれたデータ信号を前記リードクロック信号に応答して読み出し、その読み出されたデータ信号とリードクロック信号を符号化して出力することから、例えば、IEEE1394におけるスピードシグナリングを省略してリピート転送を行うことができる。その結果、IEEE1394のようなスピードシグナリングのフェーズが不要となることから転送効率をあげることができる。

[0021]

請求項6の記載の発明によれば、複合化回路部は符号化されたデータを入力し、そのデータに基づいてデータ信号とライトクロック信号とに複合する。転送速度判定回路部は、その複合化回路が複合化したライトクロック信号に基づいて前記データの転送速度を判定してその判定した転送速度に対応した周波数のリードクロック信号を生成する。記憶部は、ライトクロック信号に応答して前記データ信号が順次書き込まれるとともに、前記リードクロック信号に応答して前記書き込まれたデータ信号がその書き込まれた順に読み出される。符号化回路部は、記憶部から順次読み出されたデータ信号と前記リードクロック信号とを符号化し、その符号化したデータを出力する。従って、アナログ値によって転送速度を判定するのにくらべて、使用環境に左右されることなく転送速度の情報を確実に判定することができるとともに、例えば、IEEE1394におけるスピードシグナリングを省略してリピート転送を行うことができることから、転送効率をあげることができる。

[0022]

請求項7の記載の発明によれば、タイマ回路部は記憶部に設けられたポインタ 比較器からの比較結果に基づいてライトクロック信号に応答してデータ信号が予 め定めたビット数書き込まれるのに要する時間を計時する。そして、判定回路部 が前記タイマ回路部の計時結果に基づいて転送速度を判定すると、クロック信号 生成回路部はその判定回路部の判定結果に基づいて転送速度に対応した周波数の リードクロック信号を生成する。

[0023]

【発明の実施の形態】

以下、本発明を具体化した一実施形態を図面に従って説明する。

図1は、IEEE1394のプロトコルに準拠したデータ転送を行うシステム 構成図である。このシステムは、パーソナルコンピュータ1、デジタルビデオカメラ2、プリンタ3で構成されている。各装置1~3はIEEE1394のプロトコルに準拠したデータ転送を可能にするためのインタフェース装置を備え、これら各装置1~3はIEEE1394バスケーブル4,5を介して接続されていてディジチェーン型のバストポロジを構築している。詳述すると、パーソナルコンピュータ1の第1入出力ポート1aとデジタルビデオカメラ2の入出力ポート2aとがバスケーブル4を介して接続され、パーソナルコンピュータ1の第2入出力ポート1bとプリンタ3の入出力ポート3aがバスケーブル5を介して接続されている。

[0024]

次に、各装置1~3のIEEEE1394のプロトコルに準拠したデータ転送を可能にするためのインタフェース装置について説明する。尚、本実施形態では、各装置1~3のインタフェース装置は共に同じ構成としたので、説明の便宜上、パーソナルコンピュータ1のインタフェース装置について説明する。

[0025]

図2は、パーソナルコンピュータ1のインタフェース装置10の一部ブロック 回路を示す。

図2において、インタフェース装置10の物理層処理部11には、複合化回路 及び符号化回路としての第1及び第2DSデコーダ・エンコーダ12, 13及び データ転送速度制御回路14を備えている。

[0026]

第1DSデコーダ・エンコーダ12は第1入出力ポート1aを介してバスケーブル4と接続され、前記デジタルビデオカメラ2との間でデータの授受を行う。 第1DSデコーダ・エンコーダ12はデジタルビデオカメラ2からのDS-LI NK (Data-Strobe Link) 符号化方式で符号化されたデータ (データ信号とストローブ信号) を入力して、ライトクロック信号としてのDSクロック信号CL1 及びデータ信号D1を生成(複合)してデータ転送速度制御回路14に出力する

[0027]

又、第1DSデコーダ・エンコーダ12は、データ転送速度制御回路14から出力されたリードデータ信号D2とリードクロック信号CL2を入力するとともに、図示しない内部ロジック回路部にて生成されたリードデータ信号D2とリードクロック信号CL2を入力する。そして、第1DSデコーダ・エンコーダ12は、このリードデータ信号D2とリードクロック信号CL2をDS-LINK(Data-Strobe Link)符号化方式にてデータ信号及びストローブ信号とからなるデータに符号化してバスケーブル4を介してデジタルビデオカメラ2に出力する。

[0028]

第2DSデコーダ・エンコーダ13は第2入出力ポート1bを介してバスケーブル5と接続され、前記プリンタ3との間でデータの授受を行う。第2DSデコーダ・エンコーダ13はプリンタ3からのDS-LINK (Data-Strobe Link)符号化方式で符号化されたデータ(データ信号とストローブ信号)を入力して、DSクロック信号CL1及びDSデータ信号D1を生成(複合)してデータ転送速度制御回路14に出力する。

[0029]

又、第2DSデコーダ・エンコーダ13は、データ転送速度制御回路14から出力されたリードデータ信号D2とリードクロック信号CL2を入力するとともに、図示しない内部ロジック回路部にて生成されたリードデータ信号D2とリードクロック信号CL2を入力する。そして、第2DSデコーダ・エンコーダ13は、このリードデータ信号D2とリードクロック信号CL2をDS-LINK(Data-Strobe Link)符号化方式にてデータ信号及びストローブ信号とからなるデータに符号化してバスケーブル5を介してプリンタ3に出力する。

[0030]

つまり、デジタルビデオカメラ2からプリンタ3に転送されるデータ信号及び ストローブ信号は、パーソナルコンピュータ1のインタフェース装置10を介し て、即ち、第1DSデコーダ・エンコーダ12、データ転送速度制御回路14及 び第2DSデコーダ・エンコーダ13を介してリピート転送される。

[0031]

又、プリンタ3からデジタルビデオカメラ2に転送されるデータ信号及びスト ローブ信号は、パーソナルコンピュータ1のインタフェース装置10を介して、 即ち、第2DSデコーダ・エンコーダ13、データ転送速度制御回路14及び第 1DSデコーダ・エンコーダ12を介してリピート転送される。

[0032]

さらに、デジタルビデオカメラ2からパーソナルコンピュータ1に転送される データ信号及びストローブ信号は、パーソナルコンピュータ1のインタフェース 装置10を介して、即ち、第1DSデコーダ・エンコーダ12及びデータ転送速 度制御回路14を介してリードデータ信号D2及びリードクロック信号CL2と なって図示しない内部ロジック回路部に出力される。反対に、パーソナルコンピ ユータ 1 からデジタルビデオカメラ 2 に転送されるリードデータ信号 D 2 及びリ ードクロック信号CL2は、パーソナルコンピュータ1のインタフェース装置1 0を介して、即ち、第1DSデコーダ・エンコーダ12を介してデータ信号及び ストローブ信号となってデジタルビデオカメラ2に転送される。

[0033]

さらに又、プリンタ3からパーソナルコンピュータ1に転送されるデータ信号 及びストローブ信号は、パーソナルコンピュータ1のインタフェース装置10を 介して、即ち、第2DSデコーダ・エンコーダ13及びデータ転送速度制御回路 14を介してリードデータ信号D2及びリードクロック信号CL2となって図示 しない内部ロジック回路部に出力される。反対に、パーソナルコンピュータ1か らプリンタ3に転送されるリードデータ信号D2及びリードクロック信号CL2 は、パーソナルコンピュータ1のインタフェース装置10を介して、即ち、第2 DSデコーダ・エンコーダ13を介してデータ信号及びストローブ信号となって プリンタ3に転送される。

[0034]

次に、データ転送速度制御回路14について図3に従って説明する。データ転 送速度制御回路14は、発振回路21、FIFO回路部22、タイマ回路部23

1 0

、判定回路部24及びクロック信号生成回路部25を備えている。尚、本実施形態では、タイマ回路部23、判定回路部24及びクロック信号生成回路部25を転送速度判定回路部としている。又、FIFO回路部22を記憶手段及び記憶部としている。

[0035]

発振回路21は、400MHzの基本クロック信号CLXを生成する発振回路であって、タイマ回路部23及びクロック信号生成回路部25に出力される。

FIFO回路部22は、第1及び第2DSデコーダ・エンコーダ12,13からのDSクロック信号CL1及びDSデータ信号D1を入力する。FIFO回路部22は、DSクロック信号CL1に応答してDSデータ信号D1を1ビットずつ順次取り込む。つまり、図8に示すように、DSクロック信号CL1及びDSデータ信号D1の信号が入力されと、ステップ101,102に従って、FIFO回路部22はDSクロック信号CL1及びDSデータ信号D1がなくなるまで書き込み動作を行う。

[0036]

又、FIFO回路部22は、リードクロック信号CL2を入力する。FIFO回路部22は、リードクロック信号CL2に応答して前記DSクロック信号CL1に応答して順次取り込んだDSデータ信号D1を書き込んだ順に1ビットずつ読み出しリードデータ信号D2として出力する。

[0037]

図4は、FIFO回路部22の回路構成を示すブロック図である。FIFO回路部22はメモリセル31、ライトポインタ32、リードポインタ33を備えている。ライトポインタ32は、DSクロック信号CL1に応答してメモリセル31の書き込みアドレスをシフトする。メモリセル31は、ライトポインタ32がDSクロック信号CL1に応答してポインタアドレスがシフトされる毎にその時の1ビットのDSデータ信号D1を、該シフトしたポインタアドレスに書き込む

[0038]

一方、リードポインタ33は、リードクロック信号CL2に応答してメモリセ

ル31の読み出しアドレスをシフトする。メモリセル31は、リードポインタ33がリードクロック信号CL2に応答してポインタアドレスがシフトされる毎にそのシフトしたポインタアドレスに書き込まれた1ビットのDSデータ信号D1をリードデータ信号D2として読み出す。

[0039]

FIFO回路部22は、検出回路としてのポインタ比較器34を有している。ポインタ比較器34は、ライトポインタ32が指しているポインタアドレスとリードポインタ33が指しているポインタアドレスを入力しその時々のメモリセル31のDSデータ信号D1の書き込み状況と読み出し状況を把握する。

[0040]

又、ポインタ比較器34は、送信側のデジタルビデオカメラ2(又は、プリンタ3)から転送され書き込まれるDSデータ信号D1のビット数を計測する。詳述すると、メモリセル31にDSデータ信号D1が書き込まれていない状態であって、ライトポインタ32とリードポインタ33のポイントアドレスが一致している状態において、第1DSデコーダ・エンコーダ12(又は、第2DSデコーダ・エンコーダ13)を介して新たにデジタルビデオカメラ2(又は、プリンタ3)からのDSデータ信号D1がDSクロック信号CL1とともに入力されると、ポインタ比較器34は、図6に示すように、低電位(Lレベル)のタイマコントロール信号TEを出力する。そして、DSデータ信号D1がDSクロック信号CL1に基づいて順次書き込まれていく。尚、この時、リードクロック信号CL2は出力されておらず、リードポインタ33は停止している。

[0041]

やがて、DSデータ信号D1が8ビット書き込まれると(ライトポインタ32 とリードポインタ33のポイントアドレスの差が「8」になると)、ポインタ比較器34はタイマコントロール信号TEをLレベルから高電位(Hレベル)に立ち上げるようになっている。つまり、ポインタ比較器34は、DSデータ信号D1が8ビット書き込まれる間、Lレベルのタイマコントロール信号TEを出力し続ける。

[0042]

FIFO回路部22のポインタ比較器34から出力されるタイマコントロール信号TEは、タイマ回路部23に出力される。タイマ回路部23は、発振回路21からの400MHzの基本クロック信号CLXをタイマコントロール信号TEに基づいてカウント動作を行う。詳述すると、タイマ回路部23は、タイマコントロール信号TEがLレベルに立ち下がるとリセットし基本クロック信号CLXのカウントを開始し、図8のステップ103,104に示すようにタイマコントロール信号TEがLレベルに立ち上がるとカウント動作を終了しその時のカウント値Xを出力する。つまり、タイマ回路部23は、前記DSクロック信号CL1に応答して8ビットのDSデータ信号D1がメモリセル31に書き込まれるのに要する時間(カウント値X)を計時する。

[0043]

タイマ回路部23のカウント値Xは、判定回路部24に出力される。判定回路部24は、カウント値Xに基づいて送信側のデジタルビデオカメラ2(又は、プリンタ3)のデータ転送速度を判定する。本実施形態では、判定回路部24は、カウント値Xが「10」未満のとき、転送速度が400MHzと判定する。又、判定回路部24は、カウント値Xが「10」以上「18」未満のとき、転送速度が200MHzと判定する。さらに、判定回路部24は、カウント値Xが「18」以上のとき、転送速度が100MHzと判定する。なお、判定回路部24は、判定値は予め用意された判定テーブルに記憶されていて、この判定値に基づいて判定が行われる。

[0044]

ところで、判定回路部24の判定は、例えば、カウント値Xが「9」、「8」、又は「7」であっても転送速度が400MHzと判定、即ち、一定の範囲内に属するカウント値Xは1つの判定値(転送速度)にまとめている。つまり、DSクロック信号CL1に応答して書き込まれるDSデータ信号D1の転送速度が400MHzであるならば、カウント値Xは「8」である。同様に、DSデータ信号D1の転送速度が200MHzであるならばカウント値Xは図6に示すように「16」となり、DSデータ信号D1の転送速度が100MHzであるならばカウント値Xは「32」となる。しかしながら、デジタルビデオカメラ2(又は、

プリンタ3)が、自身の転送速度(例えば400MHzの転送速度)でデータ信号及びストローブ信号を送信する際に、何らかの原因で転送速度400MHzより若干速くなったり、遅くなったりする場合がある。このように転送速度が若干速くなったり、遅くなったりする場合に、カウント値Xが「8」にならず、判定できない場合が生ずる。そこで、本実施形態では、転送速度の若干速くなったり、遅くなっても誤判定とせずに判定できるように、ある程度余裕を持たせている

[0045]

図7は、その判定回路部24の回路構成を示すブロック回路図である。図7において、判定回路部24は、比較値設定回路40、第1及び第2比較回路41,42、エンコーダ43を備えている。比較値設定回路40は前記カウント値Xと比較するための第1比較値Z1と第2比較値Z2を設定しそれぞれ第1及び第2比較回路41,42に出力する。本実施形態では、第1比較値Z1の値を「10」とし、第2比較値Z2の値を「18」としている。

[0046]

[0.047]

[0048]

エンコーダ43は、第1及び第2比較回路41,42からの信号を入力し、同信号に基づいて転送速度を判定し判定結果Yを出力する。詳述すると、エンコーダ43は、第1及び第2比較回路41,42からの信号が共にHレベルの時、転送速度が400MHzとする判定結果Yを出力する。又、エンコーダ43は、第1比較回路41の信号がHレベルであって第2比較回路42の信号がLレベルの時、転送速度が200MHzとする判定結果Yを出力する。さらに、エンコーダ43は、第1及び第2比較回路41,42からの信号が共にLレベルの時、転送速度が100MHzとする判定結果Yを出力する。

[0049]

判定回路部24の判定結果Yは、クロック信号生成回路部25に出力される。クロック信号生成回路部25は、発振回路21からの400MHzの基本クロック信号CLXを判定結果Yに基づいて分周して、リードクロック信号CL2として出力する。つまり、判定結果Yが、100MHzの場合には基本クロック信号CL2を生成する。又、200MHzの場合には基本クロック信号CL2を生成する。又、200MHzの場合には基本クロック信号CLXを1/2に分周して200MHzのリードクロック信号CL2を生成する。さらに、400MHzの場合には基本クロック信号CL2を生成する。さらに、400MHzの場合には基本クロック信号CLXを分周しないでそのまま400MHzのリードクロック信号CL2として出力する。つまり、クロック信号生成回路部25は、送信側のデジタルビデオカメラ2(又は、プリンタ3)が規定した転送速度の周波数のリードクロック信号CL2を生成する。

[0050]

図5は、クロック信号生成回路部25の回路構成を示すブロック図である。クロック信号生成回路部25は、1/4分周器35、1/2分周器36及び選択回路37を備えている。1/4分周器35は、400MHzの基本クロック信号CLXを入力し該基本クロック信号CLXを1/4に分周して選択回路37に入力する。1/2分周器36は、400MHzの基本クロック信号CLXを入力し該基本クロック信号CLXを1/2に分周して選択回路37に入力する。

[0051]

選択回路37は、前記分周器35,36からの信号の他に、基本クロック信号

CLXを直接入力するとともに、判定回路部24からの判定結果Yを入力する。 選択回路37は、判定結果Yに基づいて分周器35,36からの信号または基本 クロック信号CLXのいずれか1つをリードクロック信号CL2として選択し出 力する。なお、選択回路37は、前記メモリセル31にDSデータ信号D1が書 き込まれていない状態であって、ライトポインタ32とリードポインタ33のポイントアドレスが一致している状態においては、いずれの信号も選択し出力しな いようになっていて、判定回路部24から新たな判定結果Yが出力されるまで待 機状態になっている。

[0052]

従って、メモリセル31にDSデータ信号D1が書き込まれていない状態であって、ライトポインタ32とリードポインタ33のポイントアドレスが一致している状態から、デジタルビデオカメラ2(又は、プリンタ3)からのDSデータ信号D1が8ビット書き込まれた後に、図8のステップ105に示すように、選択されたリードクロック信号CL2がFIFO回路部22に出力される。つまり、デジタルビデオカメラ2(又は、プリンタ3)からのDSデータ信号D1が8ビット書き込まれた後に、FIFO回路部22から送信側ノードの転送速度で読み出しが開始されることになる。

[0053]

FIFO回路部22から読み出されたリードデータ信号D2は、これがリピート転送の場合には、第1DSデコーダ・エンコーダ12(又は、第2DSデコーダ・エンコーダ13)にリードクロック信号CL2とともに出力される。つまり、転送先がデジタルビデオカメラ2であるならば、リードデータ信号D2及びリードクロック信号CL2は第1DSデコーダ・エンコーダ12に出力される。転送先がプリンタ3であるならば、リードデータ信号D2及びリードクロック信号CL2は第2DSデコーダ・エンコーダ13に出力される。

[0054]

第1及び第2DSデコーダ・エンコーダ12,13は、このリードデータ信号 D2とリードクロック信号CL2をDS-LINK (Data-Strobe Link) 符号化 方式で符号化し、その符号化されたデータ信号とストローブ信号を転送先のデジ タルビデオカメラ2(又は、プリンタ3)に送信される。

[0055]

次に、上記のように構成した実施形態の特徴を以下に記載する。

(1)上記実施形態では、送信側のデジタルビデオカメラ2(又は、プリンタ3)から送信されたデータ信号とストローブ信号から得られたDSクロック信号 CL1とDSデータ信号D1について同DSデータ信号D1がDSクロック信号 CL1に応答して8ビット書き込まれるのに要する時間を計時しその時間(カウント値X)に基づいてデジタルビデオカメラ2(又は、プリンタ3)のデータ転送速度を認識するようにした。

[0056]

従って、IEEE1394のプロトコルにおいて、スピードシグナリングのためにデータ信号を送信する前の一定期間(データプリフィックス (data prefix)期間)に出力されるバイアス信号のレベル値(アナログ値)を検出しなくてもデジタルビデオカメラ2(又は、プリンタ3)のデータ転送速度を認識することができる。

[0057]

しかも、デジタルビデオカメラ2(又は、プリンタ3)のデータ転送速度を認識すると、直ちに該転送速度のリードクロック信号CL2が生成され、リードクロック信号CL2に基づいてDSデータ信号D1が読み出され第1DSデコーダ・エンコーダ12(又は、第2DSデコーダ・エンコーダ13)を介して次の転送先に送信される。従って、IEEE1394のリピート転送において、送信側のデジタルビデオカメラ2(又は、プリンタ3)のデータ転送速度で次の転送先にデータ信号を送信することができる。

[0058]

又、トポロジ上の全ての装置が本実施形態のインタフェース装置10を備え、その複数の装置間でIEEE1394のプロトコルに準拠してデータ転送を行う場合、IEEE1394におけるスピードシグナリングを省略でき本実施形態のようなデータ転送速度の認識を行ってリピート転送を行うことができる。その結果、IEEE1394におけるスピードシグナリングのフェーズが不要となるた

め、転送効率をあげることができる。

[0059]

(2)上記実施形態では、バイアス信号のレベル値(アナログ値)を検出しなくても送信側のデジタルビデオカメラ2(又は、プリンタ3)のデータ転送速度を認識することができることから、バイアス信号のアナログレベルを検出するために、回路規模の大きいアナログ・デジタル変換回路等の回路を必要としない。従って、パーソナルコンピュータ1、デジタルビデオカメラ2及びプリンタ3のインタフェース制御装置に実装される半導体集積回路装置を小型化することができる。

[0060]

(3)上記実施形態では、DSクロック信号CL1に応答してDSデータ信号 D1が8ビット書き込まれるのに要する時間を計時しその時間(カウント値X)に基づいて送信側のデジタルビデオカメラ2(又は、プリンタ3)のデータ転送速度を認識する。つまり、送信側のデジタルビデオカメラ2(又は、プリンタ3)から出力されるDS-LINK符号化方式にて符号化されたデータ信号とストローブ信号に基づいて実際の転送速度を計時してデータ転送速度を認識するようにした。従って、IEEE1394のプロトコルにおけるバイアス信号のアナログレベルの判定に比べて、使用環境に左右されることなく転送速度の情報を確実かつ正確に判定することができる。

[0061]

(4)上記実施形態では、FIFO回路部22に付帯するその時々のメモリセル31へのDSデータ信号D1の書き込み状況と読み出し状況を把握するポインタ比較器34を使用して、DSクロック信号CL1に応答してFIFO回路部22にDSデータ信号D1が8ビット書き込まれる期間を示すLレベルのタイマコントロール信号TEを生成するようにしたので、タイマコントロール信号TEを生成するためだけの専用回路を設けるのに比べてその分だけ回路規模を小さくできる。

[0062]

(5)上記実施形態では、タイマ回路部23は、既存の発振回路21から出力

される400MHzの基本クロック信号CLXをカウントして8ビット書き込まれるに要する時間を計時するようにしたので、専用のクロック信号を生成する発振回路を設けない分だけ回路規模を小さくできる。

[0063]

(6)上記実施形態では、クロック信号生成回路部25にて、400MHzの基本クロック信号CLXから400MHzのリードクロック信号CL2の他に、200MHzと100MHzのリードクロック信号CL2を生成するようにしたので、それぞれ周波数毎に独立した発振回路を設けなくて済み回路規模を小さくできる。

[0064]

(7)上記実施形態では、判定回路部24の判定は、一定の範囲内に属するカウント値Xを1つの判定値(転送速度)にまとめるようにした。つまり、カウント値Xが10未満のときは転送速度が400MHz、カウント値Xが10以上18未満のときには転送速度が200MHz、カウント値Xが18以上のときには転送速度が100MHzと判定するようにした。従って、送信側ノードの転送速度が、何らかの原因で転送速度が若干変動しても判定不能や誤判定とせずに確実に判定できる。

[0065]

発明の実施の形態は、上記実施形態に限定されるものではなく、以下のように 変更して実施してもよい。

〇上記実施形態では、DSデータ信号D1が8ビット書き込まれるのに要する 時間を計時するようにしたが、4ビット、6ビット等、8ビット未満のビット数 で実施してもよい。この場合、判定時間が速くなる。

[0066]

又、本実施形態では、転送されるDSデータ信号D1 (パケット)の最小単位が8ビットである。パケット中の全てのデータについて確実に計時できる最大のビット数であるが、1つのパケットが8ビット以上のDSデータ信号D1が常に転送されることが保証されているならば、8ビットより大きなビット数でもよい

[0067]

○上記実施形態では、DSデータ信号D1が8ビット書き込まれるまでをポインタ比較器34にて特定したが、DSクロック信号CL1をカウントするカウンタを設けて、そのカウンタが所定のクロック数カウントするまでの間、タイマ回路部23をカウント動作させるようにして実施してもよい。要は、送信側の装置から出力されるDS-LINK符号化方式にて符号化されたデータ信号とストローブ信号に基づいて実際の転送速度を計時できればどんな方法でもよい。

[0068]

〇上記実施形態では、タイマ回路部23は400MHzの基本クロック信号CLXをカウントしたが、400MHzのクロック信号に限らず、400MHzのより低い、例えば200MHz、100MHz等のクロック信号、反対に400MHzのより高い、例えば500MHz、600MHz等のクロック信号を使用して実施してもよい。

[0069]

○上記実施形態では、ポインタ比較器 2 2、タイマ回路部 2 3 及び判定回路部 2 4 を設けてデータ転送速度を判定するようにしたが、これをソフトウェアでデータ転送速度を判定するようにしてもよい。例えば、予め記憶装置にカウント時間Xに対する判定結果 Y のデータを記憶しておき、タイマ回路部 2 3 から出力されたカウント時間 X に対する判定結果 Y のデータの中から対応する判定結果 Y を読み出すようにする。

[0070]

【発明の効果】

請求項1~7に記載の発明によれば、小さな回路規模で、しかも、使用環境に 左右されることなく転送速度の情報を確実に判定することができるとともに、I EEE1394のプロトコルを乱すことなく、転送効率をあげることができる。

【図面の簡単な説明】

【図1】一実施形態を説明するためのシステム構成図

【図2】パーソナルコンピュータのインタフェース装置の要部ブロック回路

図

- 【図3】データ転送速度制御回路の回路構成を示すブロック回路図
- 【図4】FIFO回路部の回路構成を示すブロック回路図
- 【図5】クロック信号生成回路部の回路構成を示すブロック回路図
- 【図6】FIF〇回路部の動作を説明するためのタイミングチャート
- 【図7】判定回路部の回路構成を示すブロック回路図
- 【図8】データ転送速度制御回路の動作を説明するためのフローチャート


【符号の説明】

- 1 パーソナルコンピュータ
- 2 デジタルビデオカメラ
- 3 プリンタ
- 4,5 バスケーブル
- 10 インタフェース装置
- 11 物理層処理部
- 12 第1DSデコーダ・エンコーダ
- 13 第2DSデコーダ・エンコーダ
- 14 データ転送速度制御回路
- 21 発振回路
- 22 FIFO回路部
- 23 タイマ回路部
- 24 判定回路部
- 25 クロック信号生成回路部
- 31 メモリセル
- 32 ライトポインタ
- 33 リードポインタ
- 34 ポインタ比較器
- 35 1/4分周器
- 36 1/2分周器
- 37 選択回路

- CL1 DSクロック信号
- D1 DSデータ信号
- D2 リードデータ信号
- CL2 リードクロック信号
- CLX 基本クロック信号
- TE タイマコントロール信号
- X カウント値
- Y 判定結果


【書類名】 図面【図1】

一実施形態を説明するためのシステム構成図




【図2】

パーソナルコンピュータのインタフェース装置の要部プロック回路図




【図3】

データ転送速度制御国路の回路構成を示すプロック回路図




【図4】

FIFO回路部の回路構成を示すプロック回路図




【図5】

クロック信号生成回路部の回路構成を示すプロック回路図




【図6】

FIFO回路部の動作を説明するためのタイミングチャート




【図7】

判定回路部の回路構成を示すプロック回路図



【図8】

データ転送速度制御回路の動作を説明するためのフローチャート



【書類名】 要約書

【要約】

【課題】 小さな回路規模で、しかも、使用環境に左右されることなく転送速度 の情報を確実に判定する。

【解決手段】 FIFO回路部22に設けられたポインタ比較器34はライトクロック信号CL1に応答してデータ信号D1がFIFO回路部22に同8ビット数書き込まれるまでの期間を示すタイマコントロール信号TEをタイマ回路部23に出力する。タイマ回路部23は、タイマコントロール信号TEに基づいてデータ信号D1が8ビット数書き込まれるのに要する時間を計時する。判定回路部24はタイマ回路部23のカウント値Xに基づいて転送速度を判定する。クロック信号生成回路部25は、判定回路部24の判定結果Yに基づいて転送速度に対応した周波数のリードクロック信号CL2を生成する。

【選択図】 図3

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社

出願人履歴情報

識別番号

[000237617]

1. 変更年月日

1990年 9月 6日

[変更理由]

新規登録

住 所

愛知県春日井市高蔵寺町2丁目1844番2

氏 名

富士通ヴィエルエスアイ株式会社